#### (19) 日本国特許庁 (JP)

⑩特許出願公開

# ⑩公開特許公報(A)

昭57—153469

⑤Int. Cl.³
 H 01 L 29/78
 // H 01 L 29/60

識別記号

庁内整理番号 7377-5F **43公開** 昭和57年(1982) 9 月22日

発明の数 1 審査請求 未請求

(全 3 頁)

**図絶縁ゲート形電界効果トランジスタ** 

②特 願 昭56-37806

②出 願 昭56(1981)3月18日

⑫発 明 者 田辺博仁

川崎市幸区小向東芝町1東京芝 浦電気株式会社トランジスタエ

場内

⑫発 明 者 三輪行信

川崎市幸区小向東芝町1東京芝

浦電気株式会社トランジスタエ 場内

⑫発 明 者 大畑有

川崎市幸区小向東芝町1東京芝 浦電気株式会社トランジスタエ 場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

⑭代 理 人 弁理士 井上一男

明細書

#### 1. 発明の名称

絶縁ゲート形電界効果トランジスタ

#### 2. 特許請求の顧用

絶録ゲート形電界効果トランジスタにおいて、 ゲート電極電下のテヤンネル領域側のドレイン領域よりも不純物濃度が高くかつキャリヤが通過する低抵抗層をドレイン電極に近接して設けることを特徴とする絶録ゲート形電界効果トランジスタ。
3. 発明の詳細な説明

この発明は絶縁ゲート形電界効果トランジスタ にかかり、特に静特性における立上り抵抗を低く した絶縁ゲート形電界効果トランジスタの改良構 造に関する。

絶縁ゲート形電界効果トランジスタは従来、低 電圧、小電流素子として用いられていたが、近年、 高耐圧、大電流素子として注目されるようになつ た。そして、構造としては高耐圧化が容易な二重 拡散型が一般に用いられている。

一般的な二重拡散型絶録ゲート電界効果トランプ

ジスタ (以下 DMO 8 と略称する) にかける案子の構造を第1 図に示す。図にかいて、(1) は N<sup>+</sup> 型シリコン基板で、 これにエピタキシャル N<sub>1</sub> 層(2) を形成した基体の数 N<sub>1</sub> 層(2) に 1 つの拡散マスクを用いて P 型、かよび N<sup>+</sup> 型不純物を拡散する、いわゆる 二 重拡散によつてベース 領域(3) かよび ソース 領域(4) が形成されてかり、 これで生する 拡散差 (特に基板の主面に沿り部分) がチャンネル 領域となるので、 その 上にゲート 関化 原(5 G)、ソース 領域(4) 上に ソート 電極 (6 G)、ソース 領域(4) 上に ソス電極 (6 8) が夫々形成される。

上に述べた構造のDMOSにかいては、ベース領域とエピタキシャル層とでは前者の方が不純物濃度が大きいため、ドレイン電圧を増加すると生する空芝層はエピタキシャル層の方へ伸び、チャンネル領域でのペンテスルーによる耐圧劣化を防ぐととができる。これからしてテャンネル長が短くともベース領域とエピタキシャル層とのPN接合

**3** 

部でドレイン耐圧がきまるような高耐圧の業子形 **成が可能と考えられる。さらに狙いチャンネル長** およびドレイン領域の形成により集積度を高め大 電流化が可能と考えられる。次にDMOSの静特性 における立上り抵抗はソース電極からチャンネル 領域を辿りドレイン電極に至るまでの電列抵抗に よつてきまる。いま、ソースからドレイン電極化 至る電流の通路をドレイン領域内にかぎり図に破 銀で示すとその第1は、対向するペース質軟間の. 領域のに電流集中が見られ、第2は前記のの直下 で電流がペース領域の下まで拡がつている領域(B) であり、第3は基板のN<sup>+</sup>層(1)近傍で基体の全体に 払がつている領域(C)である。すなわち、電流に対 する抵抗の領域を上記3成分に分類し、耐圧の低 下を生せるととなく抵抗値を低減する構造を提供 する目的でとの発明がなされている。

この発明にかかるIG-FET は、ドレイン電極 に近接してゲート電極直下のチャンネル領域側の ドレイン領域よりも不純物機度が高く、かつキャ リャが通過する低抵抗層を備えたことを特徴とす 次にこの発明を1実施例につき詳細に説明する。なか、低抵抗層をよびこれが設けられたドレイン領域の他は従来と変らないので、図面に同じ符号を付して示し説明を省略する。この1実施例は第2図に示されるように、エピタキシャルNa層はがパー型シリコン基板(I)と接する発層にこのエピタキシャルNa層はりが形成され、ソースからドレイン電極に至る電流を通過させるようになつている。なか、前にエピタキシャルNa層似はNー型シリコン基板個へ順次高級変に形成された積層層でもよい。

上に述べた構造によれば、すでに述べたソースからドレイン電極に至る電流の経路のうち領域(C)における抵抗成分は PN・tN/A で扱わせる。ここで PN はエピタキシャル層の固有抵抗、 tN はエピタキシャル層の厚さ、 A は領域の面積である。そして上述の高い不純物機度層凶を設けることにより領域(C)の抵抗が低減されるが耐圧は低下させることなく、領域(A) および(B) を低抵抗化すると答るし

次にこの発明の別の1 実施例を第 4 図に示す。 この実施例はエピタキシャル N<sub>2</sub> 層 Q2 に形成された この N<sub>2</sub> 層よりも高不純物濃度の低抵抗層 Q2 が N<sup>+</sup>型 シリコン基板(1) 偶へ順次高濃度の積 層層 (32 m), (32 b) …よりなつている。

上に述べた各実施例はいずれもDMOSに関する

ものであるが、チャンネル形成をV字講に形成したV字構型絶録ゲート電界効果トランジスタ(VMOSと略称)についてもDMOSと同様に構成され、また、その奏する効果も変らない。VMOSを第5図に示すが、図中、DMOSに対応する部分は同じ符号にダッシュを付して示し、紹が低抵抗層であり、とれは上記第2番目の実施例に示したように積層値(図示省略)でもよいことはいうまでもない。

この発明によれば、ドレイン領域におけるN<sup>\*</sup>型シリコン基板側に高濃度の低抵抗層を設け、この 層にソースからドレイン領域に至る電流を通過させるようにしてなるので、DMO8,VMO8の高耐 圧を活かすとともに静特性の立上り抵抗を低減し てより大電力化、高能率化した案子が形成できる といり顕著な利点がある。

#### 4. 図面の簡単な説明

第1 図は従来のDMO 6 の要部の断面図、第2図は本発明の1実施例のDMO 8 の要部の断面図、第3図はDMO 8 の耐圧を説明するための線図、第4図は本発明の別の1実施例のDMO 8の要部の断面

# 特開昭57-153469(3)


# 図、第5図は本発明のさらに別の1実施例のVMO8の要部の断面図である。

# 1 …… シリコン芸板 ( N<sup>+</sup>)


- 2 …… エピタキシャル N<sub>1</sub> 層
- 3 ……ペース領域
- 4 …… ソース領域
- 58 ----- ソース電極
- 5D ----- ドレイン電極
- 5G …… ゲート電極
- 12 ····· エピタキシャル N<sub>2</sub>層
- 22 ---- エピタキシャル N<sub>8</sub> 層 (低抵抗層)
- 32 ~~~ 低抵抗層
- 42 ····· (VMOSの)低抵抗層

代理人 弁理士 井 上 一 男


### 第 1 図




#### **舞 2 数**




## 第 3 図



#### 第 4 🗵



## 第 5 図





1/1

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-153469

(43)Date of publication of

22.09.1982

application:

(51)Int.CI.

H01L 29/78

// H01L 29/60

(21)Application

56-037806

(71)

**TOSHIBA CORP** 

number:

(22)Date of filing:

18.03.1981

Applicant:

(72)Inventor: TANABE HIROHITO

MIWA YUKINOBU


**OHATA TAMOTSU** 

(54) INSULATED GATE TYPE FIELD EFFECT TRANSISTOR

## (57) Abstract:

PURPOSE: To reduce a series resistance between source and drain without causing reduction of withstand voltage by a method wherein a low resistance layer having an impurity density higher than a drain layer at the channel side immediately under a gate electrode and through which carrier passes, is provided adjacent to a drain electrode.

CONSTITUTION: N3 layer 22 and N2 layer (N2<N3) 12 are in turn formed epitaxially on an N+Si substrate 1 and doubly diffused to form a base 3 and gate 4 and a gate oxide film 5, electrodes 6G, 6S and 6D are provided thereon further to form a GFET. The N3 layer 22 may be formed to increase its density increasingly to the substrate side. According to such a constitution, the resistance component for an area C having an intrinsic resistance Pn, thickness Tn and area A of the current paths from the source to the drain region is expressed by pn.tn/A and the resistance in the area C can be reduced without reducing a withstand voltage through the provision of N3 layer 23 of high density. However, the



area A and B have a great proportion to the total area and when they are reduced, the withstand voltage is reduced. However, is the high density layer 22 is provided so that the region C is permitted to have a low resistance, the IGFET with a high withstand voltage and a low rising resistance in static character can be obtained regardless of influence from withstand voltage reduction.

#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Searching PAJ

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office